-
题名低功耗高速时钟数据恢复电路
被引量：1
- 1
-
-
作者
孟时光
杨宗仁
-
机构
计算机体系结构国家重点实验室(中国科学院计算技术研究所)
中国科学院计算技术研究所
中国科学院大学
-
出处
《高技术通讯》
CAS
CSCD
北大核心
2016年第6期542-549,共8页
-
基金
国家"核高基"科技重大专项课题(2009ZX01028-002-003
2009ZX01029-001-003
+10 种基金
2010ZX01036-001-002
2012ZX01029-001-002-002
2014ZX01020201
2014ZX01030101)
国家自然科学基金(61521092
61133004
61173001
61232009
61222204
61432016)
863计划(2013AA014301)资助项目
-
文摘
为了降低高速串行接口的时钟数据恢复(CDR)电路的功耗,在研究、分析现有时钟数据恢复结构的基础上,提出了一种新的时钟数据鉴相算法及其电路实现方法。新的电路设计仅使用一个高速采样时钟,比传统的鉴相电路减少一半的采样率,从而减少了前端采样模块的功耗。该鉴相算法采用统计方法减小鉴相时钟的噪声,进而达到很低的误码率。该鉴相算法可使用数字综合的方法实现,工作在较低的频率下,这样便于迁移到不同的工艺中。整个电路使用40nm工艺实现,实际芯片测试数据表明,使用该电路的接收端可以稳定工作在13Gb/s的速率下,功耗达到0.83p J/bit,误码率低于10E-12。
-
关键词
低功耗接收端
高速串行接口
时钟数据恢复(
CDR)
-
Keywords
low power receiver, high-speed serial interface, clock and data recovery （CDR）
-
分类号
TN402
[电子电信—微电子学与固体电子学]
-
-
题名基于动态电路的高速发送端设计
- 2
-
-
作者
孟时光
-
机构
计算机体系结构国家重点实验室(中国科学院计算技术研究所)
中国科学院计算技术研究所
中国科学院大学
龙芯中科技术有限公司
-
出处
《高技术通讯》
CAS
CSCD
北大核心
2016年第7期625-630,共6页
-
基金
国家"核高基"科技重大专项课题(2014ZX01020201
2014ZX01030101)
+1 种基金
国家自然科学基金(61521092
61432016)资助项目
-
文摘
为了降低高速串行接口中发送端的延迟,在研究、分析现有发送端结构的基础上,提出了新的数据跨时钟域传输方法并在实际电路中得到实现。此方法可以大幅降低数据跨时钟域传输时用于异步FIFO的延迟。而且,使用动态电路对高速发送端并串转换电路进行了晶体管级的改进,放松了关键路径的时序要求,使发送端整体电路能运行在更高的频率下。发送端电路使用40nm CMOS工艺实现,实际芯片测试数据表明,使用该电路的发送端可以稳定工作在13Gb/s的速率下。
-
关键词
高速发送端
异步FIFO
并串转换
动态电路
跨时钟域
-
Keywords
high speed transmitter, asynchronous FIFO, serializer, dynamic circuits, clock domain crossing
-
分类号
TN402
[电子电信—微电子学与固体电子学]
-
