期刊文献+
共找到5篇文章
< 1 >
每页显示 20 50 100
一种快速SIMD浮点乘加器的设计与实现 被引量:5
1
作者 吴铁 刘衡竹 +2 位作者 杨惠 张剑锋 侯申 《计算机工程与科学》 CSCD 北大核心 2012年第1期69-73,共5页
本文设计和实现了5级全流水SIMD浮点乘加器,支持双精度和双单精度浮点乘法、乘累加(减)操作,用Modelsim和NC Verilog测试和验证了RTL代码实现,基于65nm工艺采用Synopsys公司的Design Complier工具综合硬件实现,运行频率可达714.286MHz... 本文设计和实现了5级全流水SIMD浮点乘加器,支持双精度和双单精度浮点乘法、乘累加(减)操作,用Modelsim和NC Verilog测试和验证了RTL代码实现,基于65nm工艺采用Synopsys公司的Design Complier工具综合硬件实现,运行频率可达714.286MHz。结果表明,相比文献[3]中经典的低延迟乘加结构,在相同综合条件下性能提升了17.89%,面积增加了6.61%,功耗降低了25.08%。 展开更多
关键词 浮点乘法 浮点乘累加 SIMD 双单精度
下载PDF
面向E级计算的高性能处理器核心运算架构研究进展 被引量:1
2
作者 吴铁 过锋 王谛 《计算机工程与科学》 CSCD 北大核心 2023年第5期761-771,共11页
高性能计算(HPC)已经进入后E级时代。作为超算系统核心器件,高性能处理器通过核心运算架构为HPC提供超强算力。核心运算架构的研究进展代表了高性能处理器体系结构的发展方向。以面向E级计算的先进高性能处理器为目标,从运算资源组织结... 高性能计算(HPC)已经进入后E级时代。作为超算系统核心器件,高性能处理器通过核心运算架构为HPC提供超强算力。核心运算架构的研究进展代表了高性能处理器体系结构的发展方向。以面向E级计算的先进高性能处理器为目标,从运算资源组织结构、数据和指令级并行方式、领域专用加速结构、支持数据类型和算力等方面对核心运算架构研究进展进行分析和探讨,并展望了高性能处理器核心运算架构的发展趋势。超宽向量SIMD和SIMT、领域专用加速结构加速矩阵运算、支持多种低精度运算以加速HPC和AI融合,将是未来高性能处理器核心运算架构研究和发展的主要方向。 展开更多
关键词 高性能计算 E级计算 运算架构
下载PDF
基于EFDR编码压缩的非确定位填充算法
3
作者 郭东升 唐敏 +1 位作者 吴铁 刘衡竹 《计算机工程与科学》 CSCD 北大核心 2014年第4期596-600,共5页
针对EFDR编码算法中非确定位填充算法的不足,提出了一种基于EFDR编码压缩算法的非确定位填充算法(ESA)。该算法在填充测试数据中的非确定位时,依据EFDR编码算法的特点,考虑非确定位两边确定位的特征以及非确定位游程自身的特点,对非确... 针对EFDR编码算法中非确定位填充算法的不足,提出了一种基于EFDR编码压缩算法的非确定位填充算法(ESA)。该算法在填充测试数据中的非确定位时,依据EFDR编码算法的特点,考虑非确定位两边确定位的特征以及非确定位游程自身的特点,对非确定位采用全0填充、全1填充和分块填充三种方法,从而提高了EFDR编码压缩算法的压缩效率并减少了测试时间,同时由于算法仅对测试数据的非确定位进行操作,不会增加测试的物理开销。实验结果表明,在不增加测试功耗和测试硬件开销的情况下,实现了EFDR编码压缩算法压缩效率的提高和测试时间的减少。 展开更多
关键词 非确定位填充 测试数据压缩 EFDR
下载PDF
一种高性能超长点数浮点FFT加速器设计 被引量:1
4
作者 王谛 石嵩 +5 位作者 吴铁 刘亮 谭弘兵 郝子宇 过锋 李宏亮 《计算机研究与发展》 EI CSCD 北大核心 2021年第6期1192-1203,共12页
快速傅里叶变换(fast Fourier transform,FFT)在数字信号处理中占据核心地位.随着高性能超长点数FFT需求的增长,数字信号处理器(digital signal processor,DSP)的计算能力越来越难以满足需求,集成FFT加速器成为重要的发展趋势.为了支持... 快速傅里叶变换(fast Fourier transform,FFT)在数字信号处理中占据核心地位.随着高性能超长点数FFT需求的增长,数字信号处理器(digital signal processor,DSP)的计算能力越来越难以满足需求,集成FFT加速器成为重要的发展趋势.为了支持超长点数FFT,将2维分解算法推广到多维,提出一种可集成于DSP的高性能超长点数FFT加速器结构.该结构通过基于素数个存储体的无冲突体编址方法实现了3维转置运算;通过递推算法实现了高效铰链因子生成;使用单精度浮点二项融合点积运算和融合加-减运算,对FFT运算电路进行了精细化设计.实现了对4G点数单精度浮点FFT计算的支持.综合结果表明:FFT加速器运行频率能够达到1GHz以上,性能达到640Gflop/s.在支持的点数和性能方面都较已有研究成果取得大幅提升. 展开更多
关键词 快速傅里叶变换 多维分解算法 3维转置运算 铰链因子生成 加速器
下载PDF
面向人工智能的浮点乘加器设计
5
作者 陈正博 吴铁 +1 位作者 郑方 丁亚军 《计算机技术与发展》 2019年第8期96-101,共6页
近年来,面向人工智能领域的芯片快速发展,低精度和混合精度的乘加运算能力是人工智能芯片计算能力的核心指标,同时乘加部件也是人工智能芯片功率的主要消费者。面向人工智能领域应用需求,研究高性能、低能耗、低开销的浮点乘加器,对人... 近年来,面向人工智能领域的芯片快速发展,低精度和混合精度的乘加运算能力是人工智能芯片计算能力的核心指标,同时乘加部件也是人工智能芯片功率的主要消费者。面向人工智能领域应用需求,研究高性能、低能耗、低开销的浮点乘加器,对人工智能芯片的研发具有重要意义。文中设计了一种面向AI的浮点乘加器,支持单精度、半精度、单半混合精度的浮点乘加运算,也支持32位、16位和8位的整数乘法运算。该部件采用跨精度复用的设计思想,提出乘法器复用、移位器复用、前导零预测器复用等关键技术,在保证各类操作功能和性能的基础上,有效减少了芯片面积和功耗。文中完成了该部件的正确性测试和物理综合。实验结果表明,该部件能满足正确性要求,在28nm工艺条件下,对比无复用设计至少减少50.09%的面积和47.91%的功耗,综合运行频率达到2GHz。 展开更多
关键词 人工智能 浮点乘加器 单精度 半精度 单半混合精度
下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部