期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到7篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种用于SAR A/D转换器的高速移位寄存器 被引量：1
1
作者 康锐 倪亚波 李婷 《微电子学》 CAS CSCD 北大核心 2017年第1期1-4,共4页
基于65nm标准CMOS工艺,提出了一种单次触发的动态D型触发器。基于这种D型触发器,设计了一种用于逐次逼近型(SAR)A/D转换器的高速移位寄存器。在传统的SAR A/D转换器转换过程中,比较器每比较1次,逻辑模块就进行1次移位和1次锁存,每1次移... 基于65nm标准CMOS工艺,提出了一种单次触发的动态D型触发器。基于这种D型触发器,设计了一种用于逐次逼近型(SAR)A/D转换器的高速移位寄存器。在传统的SAR A/D转换器转换过程中,比较器每比较1次,逻辑模块就进行1次移位和1次锁存,每1次移位延迟约为2个D触发器的工作时间,因此,限制了整个系统的转换速度。相比于传统的移位寄存器,本文设计的高速移位寄存器兼具移位和锁存的特点,仅需要传统结构一半数量的D触发器就能实现输出移位和锁存功能。这种寄存器结构能够将A/D转换器的转换速度提升45%,且功耗更小。 展开更多
关键词 逐次逼近型A/D转换器 D触发器 寄存器 高速
下载PDF
一种10位80Ms/s逐次逼近A/D转换器 被引量：1
2
作者 陈遐迩 胡刚毅 +2 位作者 张勇 倪亚波 范誉潇 《微电子学》 CAS CSCD 北大核心 2016年第1期1-4,8,共5页
基于65nm CMOS工艺,设计了一种10位80 Ms/s的逐次逼近A/D转换器。该A/D转换器采用1.2V电源供电以及差分输入、拆分单调的DAC网络结构。采用拆分单调的电容阵列DAC,可以有效降低A/D转换所消耗的能量,缩短DAC的建立时间,降低控制逻辑的复... 基于65nm CMOS工艺,设计了一种10位80 Ms/s的逐次逼近A/D转换器。该A/D转换器采用1.2V电源供电以及差分输入、拆分单调的DAC网络结构。采用拆分单调的电容阵列DAC,可以有效降低A/D转换所消耗的能量,缩短DAC的建立时间,降低控制逻辑的复杂度,提高转换速度;避免了由于比较器共模电平下降过多引起的比较器失调,从而降低了比较器的设计难度,改善了ADC的线性度。动态比较器降低了A/D转换的功耗。使用Spectre进行仿真验证,结果表明,当采样频率为80MHz,输入信号频率为40MHz时,该A/D转换器的SFDR为72dBc。 展开更多
关键词 拆分单调 模数转换器 动态比较器 无杂散动态范围
下载PDF
一种10位120MS/s逐次逼近A/D转换器
3
作者 范誉潇 王永禄 +2 位作者 黄正波 陈遐迩 倪亚波 《微电子学》 CAS CSCD 北大核心 2016年第2期155-158,164,共5页
基于SMIC 65nm CMOS工艺,设计了一种10位120 MS/s逐次逼近A/D转换器。电路为1.2V电源供电,采用基于单调转换方式的改进型低功耗D/A电容阵列,相比于传统电容阵列,功耗降低了91%。采用一级动态预放大加一级动态锁存器的动态比较器,以降低... 基于SMIC 65nm CMOS工艺,设计了一种10位120 MS/s逐次逼近A/D转换器。电路为1.2V电源供电,采用基于单调转换方式的改进型低功耗D/A电容阵列,相比于传统电容阵列,功耗降低了91%。采用一级动态预放大加一级动态锁存器的动态比较器,以降低功耗和提高速度。设计了与电容阵列工作方式相结合的异步逻辑控制电路,以降低外部时钟设计难度,并在控制功耗的前提下提高速度。Spectre仿真验证结果表明,在采样频率为120 MHz,输入信号频率为60 MHz时,SFDR达到81.07dB,有效位数大于9位,具有良好的动态性能。电路整体功耗约为600μW。 展开更多
关键词 逐次逼近 模数转换器 电容阵列 无杂散动态范围
下载PDF
高电源抑制比低温度系数超低功耗基准电压源
4
作者 周勇 胡云斌 +3 位作者 胡刚毅 沈晓峰 顾宇晴 倪亚波 《微电子学》 CSCD 北大核心 2017年第3期355-358,共4页
在0.18μm标准CMOS工艺模型下,利用亚阈值及深线性区MOS管的特性,设计了一种新颖的偏置电流产生电路,并采用此电路设计出一种具有高电源抑制比、低温度系数的全MOS型基准电压源。该电压源采用全MOS结构,不使用电阻,功耗超低。电源电压在... 在0.18μm标准CMOS工艺模型下,利用亚阈值及深线性区MOS管的特性,设计了一种新颖的偏置电流产生电路,并采用此电路设计出一种具有高电源抑制比、低温度系数的全MOS型基准电压源。该电压源采用全MOS结构,不使用电阻,功耗超低。电源电压在0.9~3V变化时,该电压源均可正常工作,输出电压约为558mV。1.2V电源电压下,在-55℃~100℃温度范围内,该电压源的温度系数为2.3×10-5/℃,低频电源抑制比为-81dB,总功耗约为127nW。 展开更多
关键词 低温度系数 高电源抑制比 全MOS 超低功耗
下载PDF
一种带二进制校正的10位100MS/s SAR ADC 被引量：2
5
作者 倪亚波 张创 +3 位作者 徐世六 刘璐 范誉潇 陈遐迩 《微电子学》 CAS CSCD 北大核心 2016年第2期145-149,共5页
基于SMIC 65nm CMOS工艺,设计了一种带二进制校正的10位100 MS/s逐次逼近型模数转换器(SAR ADC),主要由自举开关、低噪声动态比较器、电容型数模转换器(C-DAC)、异步SAR逻辑以及数字纠错电路组成。电容型数模转换器采用带2位补偿电容的... 基于SMIC 65nm CMOS工艺,设计了一种带二进制校正的10位100 MS/s逐次逼近型模数转换器(SAR ADC),主要由自举开关、低噪声动态比较器、电容型数模转换器(C-DAC)、异步SAR逻辑以及数字纠错电路组成。电容型数模转换器采用带2位补偿电容的拆分单调电容转换方案,通过增加2位补偿电容,克服了电容型数模转换器在短时间内建立不稳定和动态比较器失调电压大的问题,使SAR ADC的性能更加稳定。数字纠错电路将每次转换输出的12位冗余码转换成10位的二进制码。使用Spectre进行前仿真验证,使用Virtuoso进行版图设计,后仿真结果表明,当电源电压为1.2V、采样率为100MS/s、输入信号为49.903MHz时,该ADC的SNDR达到58.1dB,而功耗仅为1.3mW。 展开更多
关键词 二进制校正 逐次逼近型模数转换器 数字纠错电路 动态比较器 异步SAR逻辑
下载PDF
一种新型的SAR ADC电容阵列混合转换方案 被引量：1
6
作者 倪亚波 刘璐 徐世六 《微电子学》 CAS CSCD 北大核心 2016年第1期113-116,共4页
针对逐次逼近寄存器型模数转换器(SAR ADC),提出了一种高能效的新型混合转换方案,将单调转换方式、拆分电容转换技术与一种新型电容转换方式相融合。在前三次比较周期内,新型混合转换方案SAR ADC的电容阵列不需要电源补充能量;在剩余的... 针对逐次逼近寄存器型模数转换器(SAR ADC),提出了一种高能效的新型混合转换方案,将单调转换方式、拆分电容转换技术与一种新型电容转换方式相融合。在前三次比较周期内,新型混合转换方案SAR ADC的电容阵列不需要电源补充能量;在剩余的比较周期内使用单调转换方式,使转换能耗进一步降低。同时,新型混合转换方案在采用更少电容的情况下,获得与传统结构相同的转换精度。模型仿真结果表明,采用新型混合转换方案后,SAR ADC电容阵列的转换能耗较传统结构减少了99%。 展开更多
关键词 逐次逼近寄存器型模数转换器 新型混合电容转换方案 高能效
下载PDF
SAR ADC移位寄存方式的优化
7
作者 张创 倪亚波 +3 位作者 徐代果 胡刚毅 陈遐迩 范誉潇 《微电子学》 CAS CSCD 北大核心 2016年第1期50-53,共4页
逐次逼近型模数转换器主要由电容阵列、比较器和数字控制电路组成。传统的数字控制电路保存一位数据时,需要依次经过移位和锁存两个步骤,因此每位数据的延迟约为两个D触发器的延迟时间,制约了转换速度。通过优化数字控制电路的移位寄存... 逐次逼近型模数转换器主要由电容阵列、比较器和数字控制电路组成。传统的数字控制电路保存一位数据时,需要依次经过移位和锁存两个步骤,因此每位数据的延迟约为两个D触发器的延迟时间,制约了转换速度。通过优化数字控制电路的移位寄存方式,使移位和寄存两个步骤只间隔一个与门的延迟时间,每次移位寄存的总延迟降低为一个D触发器和一个与门的延时之和,提高了转换速度。仿真分析表明,改进的逻辑结构延迟较传统结构降低了约28%。 展开更多
关键词 逐次逼近型模数转换器 数字控制电路 移位和寄存 高速
下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部